ワイヤレスボディセンサーネットワーク用の再構成可能なフィルター設計を備えた効率的なマイクロコントロールユニット（WBSNS）

この論文では、低コスト、低電力、高性能マイクロコントロールユニット（MCU）コアがワイヤレスボディセンサーネットワーク（WBSNS）に提案されています。非同期インターフェイス、登録銀行、再構成可能なフィルター、スロップフェイター予測、ロスレスデータエンコーダー、エラー正しいコーディング（ECC）エンコーダー、UARTインターフェイス（PWM）、およびマルチセンサーコントローラーで構成されています。システムのパフォーマンスと拡張能力を向上させるために、異なるクロックドメイン間の信号交換を処理するために非同期インターフェイスが追加されます。さまざまなバイオシグナルのノイズを排除するために、再構成可能なフィルターが作成され、平均、二項型、シャープフィルターの機能が提供されます。Slop-Featureの予測とLosslessデータエンコーダーは、伝送用のさまざまな生物医学信号のデータを削減するために提案されています。さらに、ECCエンコーダーが追加されて、ワイヤレス伝送の信頼性を向上させ、UARTインターフェイスが提案された設計を使用して、ワイヤレスデバイスと互換性があります。長期的なヘルスケア監視アプリケーションのために、WBSNシステムの消費電力を削減するための電力管理手法が開発されています。さらに、提案された設計は、4つの異なるバイオセンサーで同時に操作できます。提案された設計は、FPGA検証委員会で正常にテストされました。この作業のVLSIアーキテクチャには、TSMC0.18μMまたは0.13μMCMOSプロセスを使用して、100 MHzまたは133 MHz処理速度で5.8 MWまたは1.9 MWのパワーを消費します。以前の手法と比較して、この設計は、他のマイクロコントローラー設計よりも、パフォーマンスが高く、機能が高く、柔軟性が高く、互換性が高くなります。

In this paper, a low-cost, low-power and high performance micro control unit (MCU) core is proposed for wireless body sensor networks (WBSNs). It consists of an asynchronous interface, a register bank, a reconfigurable filter, a slop-feature forecast, a lossless data encoder, an error correct coding (ECC) encoder, a UART interface, a power management (PWM), and a multi-sensor controller. To improve the system performance and expansion abilities, the asynchronous interface is added for handling signal exchanges between different clock domains. To eliminate the noise of various bio-signals, the reconfigurable filter is created to provide the functions of average, binomial and sharpen filters. The slop-feature forecast and the lossless data encoder is proposed to reduce the data of various biomedical signals for transmission. Furthermore, the ECC encoder is added to improve the reliability for the wireless transmission and the UART interface is employed the proposed design to be compatible with wireless devices. For long-term healthcare monitoring application, a power management technique is developed for reducing the power consumption of the WBSN system. In addition, the proposed design can be operated with four different bio-sensors simultaneously. The proposed design was successfully tested with a FPGA verification board. The VLSI architecture of this work contains 7.67-K gate counts and consumes the power of 5.8 mW or 1.9 mW at 100 MHz or 133 MHz processing rate using a TSMC 0.18 μm or 0.13 μm CMOS process. Compared with previous techniques, this design achieves higher performance, more functions, more flexibility and higher compatibility than other micro controller designs.