不揮発性フローティングゲートメモリトランジスタを含む、垂直に積み重ねられた低電圧有機三元論理回路

ヘテロ接合トランジスタ（HTR）に基づいた多値ロジック（MVL）回路は、回路の複雑さを高めることなく、高密度の情報処理の効果的な戦略として浮上しています。本明細書では、オーガニックの三元ロジックインバーター（Tインバーター）が実証されており、非揮発性フローティングゲートフラッシュメモリが採用され、チャネルコンダクタンスを体系的に制御するため、安定化されたTインバーター動作が実現します。3次元（3D）Tインバーターは、すべての乾燥プロセスに基づいて垂直に積み重ねられた形式で製造されており、高デバイスの均一性を備えた高密度統合を可能にします。フラッシュメモリでは、超薄型ポリマー誘電体が使用され、プログラミング/消去電圧と動作電圧を減らします。最適なプログラミング状態により、3D Tインバーターは、フルスイング操作、最適な中間論理値（〜VDD/2）、20 V/vを超える高DCゲイン、低電圧操作などのすべての重要な要件を満たしています（低電圧操作（<5 v）。有機フラッシュメモリは、長い保持特性（104秒後に10％未満の変化）を示し、3D Tインバーターの長期的な安定性をもたらします。この研究で開発されたフラッシュメモリを使用する3D Tインバーターは、高性能MVL回路を実現するための有用な洞察を提供できると考えています。

Multi-valued logic (MVL) circuits based on heterojunction transistor (HTR) have emerged as an effective strategy for high-density information processing without increasing the circuit complexity. Herein, an organic ternary logic inverter (T-inverter) is demonstrated, where a nonvolatile floating-gate flash memory is employed to control the channel conductance systematically, thus realizing the stabilized T-inverter operation. The 3-dimensional (3D) T-inverter is fabricated in a vertically stacked form based on all-dry processes, which enables the high-density integration with high device uniformity. In the flash memory, ultrathin polymer dielectrics are utilized to reduce the programming/erasing voltage as well as operating voltage. With the optimum programming state, the 3D T-inverter fulfills all the important requirements such as full-swing operation, optimum intermediate logic value (~VDD/2), high DC gain exceeding 20 V/V as well as low-voltage operation (< 5 V). The organic flash memory exhibits long retention characteristics (current change less than 10% after 104 s), leading to the long-term stability of the 3D T-inverter. We believe the 3D T-inverter employing flash memory developed in this study can provide a useful insight to achieve high-performance MVL circuits.